bluerain1101.blogspot.com
蔚藍海域: 十二月 2006
http://bluerain1101.blogspot.com/2006_12_01_archive.html
星期四, 12月 07, 2006. 針對某 4 inputs, 1 outpout 電路進行真值表、K-Map化簡。 並找出 0-Hazard 所在,進行改進設計使其成為 0-Hazard Free。 所有數位電路設計均以結構化 Verilog 設計(僅使用 NAND 邏輯閘)。 2 求出輸出布林函數後,以 Verilog HDL 來設計此電路,程式碼如下. Verilog 1205(A,B,C,D,F);. A1,b1,c1,d1,f1,f2,f3,f4,f5;. 5 (a1,A,A);. 5 (b1,B,B);. 5 (c1,C,C);. 5 (d1,D,D);. 5 (f1,a1,b1,d1);. 5 (f2,B,c1);. 5 (f3,A,B,D);. 5 (f4,A,b1,c1);. 5 (f5,f1,f2,f3,f4);. 5 (F,f5,f5);. Verilog 1205 V0 (A,B,C,D,F);. 0 A=0; B=0; C=0; D=0;. A=0; B=0; C=0; D=0;. 320 A= A;. 160 B= B;. A:0 B:0 1 C:0 D:0.
bluerain1101.blogspot.com
蔚藍海域: 十一月 2006
http://bluerain1101.blogspot.com/2006_11_01_archive.html
星期三, 11月 29, 2006. 針對某 4 inputs、1 outpout 電路進行真值表、K-Map化簡。 0-Hazard 所在,然後進行改進設計使其成為 0-Hazard Free。 以 MAX plus II 模擬驗證. 為了找出 0-Hazard 所在,在 這裡不將卡諾圖化到最簡). 2 在 MAX plus II 上畫出電路圖,如下圖。 A:0 B:0 1 C:0 D:0. A:0 B:0 1 C:1 D:1. A:0 B:1 C:1 D:0 1. 4 下圖為 0-Hazard 的模擬波形圖。 A:0 B:0 1 C:0 D:0 的情形. A:0 B:0 1 C:1 D:1 的情形. A:0 B:1 C:1 D:0 1 的情形. 5 在卡諾圖中進行修改設計,將 0-Hazard 消除掉。 6 下圖為 0-Hazard Free 的電路圖及模擬波形圖,由波形圖中可看到 0-Hazard 已被消除。 A:0 B:0 1 C:0 D:0 的情形. A:0 B:0 1 C:1 D:1 的情形. A:0 B:1 C:1 D:0 1 的情形. Posted by 笨笨魚 @ 4:58 下午.
fu007ghost.blogspot.com
怎麼會這樣: 十二月 2006
http://fu007ghost.blogspot.com/2006_12_01_archive.html
星期二, 12月 26, 2006. Wire a1,b1,c1,d1,f1,f2,f3,f4,f5,F;. Nand q1(a1,a,a);. Nand q2(b1,b,b);. Nand q3(c1,c,c);. Nand q4(d1,d,d);. Nand q5(f1,a1,c1);. Nand q6(f2,a1,b,d);. Nand q7(f3,a,c,d1);. Nand q8(f4,a,b1,c);. Nand q9(f5,f1,f2,f3,f4);. Nand q10(F,f5,f5,f5,f5);. A=0;b=0;c=0;d=0;. 200 a= a;. 100 b= b;. Wire a1,b1,c1,d1,f1,f2,f3,f4,f5,F;. Nand #3 q1(a1,a,a);. Nand #3 q2(b1,b,b);. Nand #3 q3(c1,c,c);. Nand #3 q4(d1,d,d);. Nand #3 q5(f1,a1,c1);. Nand #3 q6(f2,a1,b,c,d);/ 去除Hazard. Nand #3 q6(f2,a1,b,d);.
fu007ghost.blogspot.com
怎麼會這樣: 十一月 2006
http://fu007ghost.blogspot.com/2006_11_01_archive.html
星期二, 11月 21, 2006. Posted by 阿弟的天空 @ 9:53 下午. 星期三, 11月 15, 2006. 針對某4 inputs, 1 outpout 電路, 進行真值表, K-Map, 化簡. F=(B' C D')(A' C D')(A B C')(A C' D)(B C' D)(A B D)(A' B' C D'). F=(B' C D')(A' C D')(A B C')(A C' D)(B C' D)(A B D)(A' B' D'). Posted by 阿弟的天空 @ 12:42 上午. 38463;弟的天空. 31532;二階段練習. 32066;於發現Hazard. 31532;一階段. 21407;來是這樣. 20316;業一. 20170;天的課外活動! 20358;灌灌水ㄅ.把我淹沒.
bluerain1101.blogspot.com
蔚藍海域: 九月 2006
http://bluerain1101.blogspot.com/2006_09_01_archive.html
星期二, 9月 26, 2006. 1 Bit Full Adder. 而Max Plus II 在. Posted by 笨笨魚 @ 8:37 下午. 一些關於 Verilog HDL 的網站. Http:/ zh.wikipedia.org/wiki/Verilog HDL#Verilog 2001. Http:/ www.icdiy.org/article.php3? Http:/ www.icdiy.org/article.php3? Http:/ www.icdiy.org/article.php3? Posted by 笨笨魚 @ 7:47 下午. 星期二, 9月 19, 2006. Posted by 笨笨魚 @ 6:20 下午. 31528;笨魚. 31532;三階段測驗. 31532;二階段測驗. 31532;一階段測驗. 1 Bit Full Adder. Verilog HDL 第二堂課. 31532;一次.
bluerain1101.blogspot.com
蔚藍海域: 十月 2006
http://bluerain1101.blogspot.com/2006_10_01_archive.html
星期二, 10月 17, 2006. Posted by 笨笨魚 @ 8:30 下午. 31528;笨魚. 31532;三階段測驗. 31532;二階段測驗. 31532;一階段測驗. 1 Bit Full Adder. Verilog HDL 第二堂課. 31532;一次.
fu007ghost.blogspot.com
怎麼會這樣: 十月 2006
http://fu007ghost.blogspot.com/2006_10_01_archive.html
星期二, 10月 31, 2006. Posted by 阿弟的天空 @ 11:04 上午. 星期三, 10月 18, 2006. Posted by 阿弟的天空 @ 1:55 下午. 星期二, 10月 03, 2006. Posted by 阿弟的天空 @ 3:00 下午. 38463;弟的天空. 31532;二階段練習. 32066;於發現Hazard. 31532;一階段. 21407;來是這樣. 20316;業一. 20170;天的課外活動! 20358;灌灌水ㄅ.把我淹沒.
bluerain1101.blogspot.com
蔚藍海域: 一月 2007
http://bluerain1101.blogspot.com/2007_01_01_archive.html
星期四, 1月 04, 2007. 隨機四組 4 bit 串列輸入及串列輸出,使用 Mealy-Type FSM 設計,此數位電路均以 NAND 邏輯閘設計,最後於 MAX Plus II 上模擬驗證. 3 指定狀態,並求出次一狀態 q0 、q1 及輸出 Y 的布林函數式。 以下卡諾圖為求出 q0 、q1 、Y 的布林函數式。 註 下圖為D型正反器電路(以 NAND 邏輯閘)。 Posted by 笨笨魚 @ 8:43 下午. 31528;笨魚. 31532;三階段測驗. 31532;二階段測驗. 31532;一階段測驗. 1 Bit Full Adder. Verilog HDL 第二堂課. 31532;一次.